(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号。

特開平6-303065

(43)公開日 平成6年(1994)10月28日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 G 11/00

B 9067-5 J

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21)出願番号

特顯平5-90960

(22)出願日

平成5年(1993)4月19日

(71)出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72) 発明者 中村 誠

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(72)発明者 石原 昇

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(74)代理人 弁理士 中村 純之助


(54)【発明の名称】 リミッタ増幅器


(57)【要約】


【目的】リミット出力の振幅変動ならびにレベル変動を 抑えたリミッタ増幅器を提供する。

【構成】第1の導電型の増幅器例えば12と、導電型を 異にする第2の導電型の増幅器例えば13を縦続接続 し、その出力の上限および下限をトランジスタの閾値で リミットする。

② 1 本発明のリミック増售器の1実施例







【特許請求の範囲】

【請求項1】リミッタ特性を有する増幅器において、第1の導電型の増幅器と、導電型を異にする第2の導電型の増幅器を縦続接続し、その出力の上限および下限をトランジスタの閾値でリミットすることを特徴とするリミッタ増幅器。

【請求項2】請求項1記載のリミッタ増幅器において、 上記第1の導電型の増幅器は、第1の差動増幅器と第1 の出力パッファからなり、上記第1の差動増幅器は、第 1. 第2のp型トランジスタをアクティブ負荷として備 え、第1、第2のn型トランジスタのソースを共通と し、何れか一方のゲートを入力端子とし他方を基準電位 端子とする構成を備え、上記第1の出力パッファは、上 記第1または第2何れかのn型トランジスタのドレイン にゲートを接続したドレイン接地の第3のn型トランジ スタと、該第3のn型トランジスタのソースに接続した 電流源の第4のn型トランジスタを備え、上記第3のn 型トランジスタのソースを出力端子とする構成を備え、 上記第2の導電型の増幅器は、第2の差動増幅器と第2 の出力パッファからなり、上記第2の差動増幅器は、第 5. 第6のn型トランジスタをアクティブ負荷として備 え、第3、第4のp型トランジスタのソースを共通と し、何れか一方のゲートを入力端子とし他方を基準電位 端子とする構成を備え、上記第2の出力バッファは、上 記第3または第4何れかのp型トランジスタのドレイン にゲートを接続したドレイン接地の第5のp型トランジ スタと上記第5のp型トランジスタのソースに接続した 電流源の第6のp型トランジスタを備え、上記第5のp 型トランジスタのソースを出力端子とする構成を備える ことを特徴とするリミッタ増幅器。

【請求項3】請求項1または請求項2配載のリミッタ増幅器において、縦続関係にある増幅器の段間を第1の抵抗で接続し、後段の増幅器の出力端子と後段の増幅器の入力端子を第2の抵抗で接続することを特徴とするリミッタ増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はリミット出力レベルの変 動の小さなリミッタ増幅器に関する。

[0002]

【従来の技術】図6に従来の代表的なリミッタ増幅器の構成図を示した。1は増幅器、2は出力リミット用抵抗、3は入力端子、4は出力端子、5はドレイン側電源端子である。図7にリミッタ増幅器の代表的な入力信号電圧に対する出力信号電圧の関係を示した。7は従来のリミッタ増幅器の入出力特性、8は入力信号、9はリミッタ増幅器のリミット出力の下限値V1、10はリミット出力の上限値Vh、11は入力信号の中心値である。従来のリミッタ増幅器における出力振幅をリミットする原理は、出力の上限は1r=0の

ときトランジスタの閾値により決定するVhで、下限は抵抗R1とトランジスタの直流特性から決まる飽和電流Irによって決定するV1=Vdd-R1×Irである。これにより図7に示すように出力振幅がVh~V1に制限され、リミッタ増幅器として働く。しかしながら、R1、IrはICの製造プロセスの影響を受ける。抵抗R1はその抵抗値のばらつきならびにシート抵抗、コンタクト抵抗の設計値からのずれにより変動する。一方、電流Irは増幅器の出力段の電流源トランジスタの直流特性により決定されるためそのトランジスタの閾値のばらつき、変動の影響をうける。このため従来のリミッタ増幅器においては上記の変動に対し、出力の下限レベルが大きく変動するという欠点を有している。

[0003]

【発明が解決しようとする課題】上記のように従来、リミッタ増幅器はその出力リミット特性に関して特にトランジスタの閾値変動、抵抗値のばらつき、電源電圧変動の依存性が大きく、その出力のレベル変動が次段の回路のリファレンスレベルに対し大きくずれてしまうと次段回路が機能動作しないという問題があった。本発明の目的は、以上の問題を解決しリミット出力の振幅変動ならびにレベル変動を抑えたリミッタ増幅器を提供することにある。

[0004]

【課題を解決するための手段】上記の目的を達成するため、本発明では、例えば図1(a)に示すように、第1の導電型の増幅器例えば12と、導電型を異にする第2の導電型の増幅器例えば13を縦続接続し、その出力の上限および下限をそれぞれ例えば図2(b)の22および21に示すようなトランジスタの閾値でリミットする

【0005】ここで、上記第1の導電型の増幅器は、例 えば図1 (b) に示すように、第1の差動増幅器と第1 の出力パッファから構成することとし、上記第1の差動 増幅器は、第1, 第2のp型トランジスタmp1, mp 2をアクティブ負荷として備え、第1、第2のn型トラ ンジスタmn1.mn2のソースを共通とし、何れかー 方のゲートを入力端子とし他方を基準電位端子とする構 成を備え、上記第1の出力パッファは、上記第1または 第2何れかのn型トランジスタのドレインにゲートを接 続したドレイン接地の第3のn型トランジスタmn4 と、該第3のn型トランジスタmn4のソースに接続し た電流源の第4のn型トランジスタmn5を備え、上記 第3のn型トランジスタmn4のソースを出力端子とす る構成を備え、また上記第2の導電型の増幅器は、例え ば図1(c)に示すように、第2の差動増幅器と第2の 出力パッファから構成することとし、上記第2の差動増 幅器は、第5, 第6のn型トランジスタmn1, mn2 をアクティブ負荷として備え、第3. 第4のp型トラン ジスタmp 1、mp 2のソースを共通とし、何れか一方

のゲートを入力端子とし他方を基準電位端子とする構成を備え、上記第2の出力バッファは、上記第3または第4何れかのp型トランジスタのドレインにゲートを接続したドレイン接地の第5のp型トランジスタmp4のソースに接続した電流源の第6のp型トランジスタmp5を備え、上記第5のp型トランジスタmp4のソースを出力端子とする構成を備えるようにすればよい。

【0006】この場合に、増幅器の接続について、例えば図3(a)に示すように、縦続関係にある増幅器例えば23,24の段間を第1の抵抗25で接続し、後段の増幅器例えば24の出力端子と後段の増幅器24の入力端子を第2の抵抗26で接続するようにすれば、前段の増幅器23以降の後段の利得を低い値で精度よく設定できるので好ましい。

[0007]

【作用】上記の構成によれば、リミッタ増幅器の出カリミットレベルはトランジスタ特性にのみ依存することとなり、したがって、出カレベルの変動を容易に小さくすることが可能となる。

[0008]

【実施例】図1に本発明のリミッタ増幅器の1実施例を示す。図1(a)はリミッタ増幅器の全体構成、図1(b)はnチャネル駆動型CMOS増幅器の回路構成、図1(c)はpチャネル駆動型CMOS増幅器の回路構成の例である。図中記号12はnチャネル駆動型CMOS増幅器、13はpチャネル駆動型CMOS増幅器、14は入力端子、15は出力端子である。CMOSリミッタ増幅器においてその出力のリミット特性を得るために上記のように従来の抵抗ではなく、上限、下限ともにトランジスタの閾値を用いる。このために図1に示す様に、nチャネル駆動のCMOS増幅器とpチャネル駆動のCMOS増幅器を縦続接続することにより、トランジスタの閾値によりリミッタ増幅器の出力の上限、下限を設定することが可能となる。

【0009】図2に詳細を説明する入出力特性の図を示した。図2(a)はnチャネル増幅器の入出力特性、図2(b)はpチャネル増幅器の入出力特性、17はnチャネル増幅器の入出力特性、17はnチャネル増幅器の入力信号、18はnチャネル増幅器の入力信号、18はnチャネル増幅器の入力信号、18はnチャネル増幅器の入力信号、21はpチャネル増幅器のリミット出力の下限値Vpl、22はpチャネル増幅器のリミット出力の下限値Vpl、22はリミット出力の上限値Vphである。初段のnチャネル増幅器のリミット出力レースをのリミット出力レルはトランジスタの関値で決まる0~Vnhとなる。これが次段の入力レベルとなり、pチャネル増幅器ではnチャネル増幅器の逆特性を持つため下限Vplがそのトランジスタ特性により決定される。上限Vphは

 $Vph = Vpl + Gp \times Vnh$

得である。従ってリミッタ増幅器のリミット出力は下限 がpチャネル増幅器のトランジスタ特性により決まるV plとなり、上限はnチャネル増幅器のトランジスタ特性 とpチャネル増幅器の利得によって決まるVphとなる。 【0010】さらに、図3は本発明の他の実施例を示 す。図3(a)は全体構成で、図3(b)はnチャネル 増幅器の回路構成、図3(c)はpチャネル増幅器の回 路構成を示している。図中の記号は23はnチャネル増 幅器、24はpチャネル増幅器、25,26は利得設定 用抵抗、27は入力端子、28はリファレンス端子、2 9は出力端子である。図3(a)に示した全体構成にお いてnAmpはnチャネル増幅器でpAmpはpチャネル増 幅器、R2、R3はpAmpの利得をほぼ1に低く設定す るための抵抗である。R2とR3の抵抗を図示のように 接続することによって、増幅器23から出力側をみた後 段の利得を低い値で精度よく設定できる利点がある。図 3 (b) に示したnチャネル増幅器は、nチャネルトラ ンジスタを駆動トランジスタとし、pチャネルトランジ スタを負荷とした増幅器で出力パッファのnチャネルト ランジスタmn4, mn5のゲートサイズによってその出 カレベルを設定することが可能である。図3(c)に示 したpチャネル増幅器は、pチャネルトランジスタを駆 動トランジスタとし、nチャネルトランジスタを負荷と した増幅器で出力パッファのpチャネルトランジスタm p4, mp5のゲートサイズによってその出力レベルを設 定することが可能である。また、pチャネル増幅器はリ ファレンスレベルをトランジスタmn5, mn6, mp7

により決まる。ここでGpはpチャネル増幅器の電圧利

(c)のnチャネル、pチャネル増幅器を図3(a)のように縦続に接続することにより、第1に初段のnチャネル増幅器により入力信号は増幅され出力リミットされる。このときnチャネル増幅器のリミットされた出力レベルの上限はトランジスタ特性で決まる。第2に次段のpチャネル増幅器の出力レベルは、下限はトランジスタ特性により決まり、上限については下限値にnチャネル増幅器のリミット出力振幅をpチャネル増幅器の利得倍した値を加えた値になる。

からなる内部電源回路により与えている。図3 (b),

【0011】図4は、図3に示した実施例の入出力特性例を示すものである。図4(a)はnチャネル増幅器の入出力特性、図4(b)はpチャネル増幅器の入出力特性、図4(c)はnチャネル増幅器の出力レベルがpチャネル増幅器の線形範囲にあるときのpチャネル増幅器の入出力特性、図4(d)はnチャネル増幅器の出力レベルがpチャネル増幅器の線形範囲を超えているときのpチャネル増幅器の入出力特性をそれぞれ示している。図中の記号30はnチャネル増幅器のトランスファ特性、31は入力信号、32はpチャネル増幅器の入力信号、34

は入力信号がpチャネル増幅器の線形範囲にあるときのpチャネル増幅器の入出力特性、35はpチャネル増幅器の線形範囲内にある入力信号、36は入力信号がpチャネル増幅器の線形範囲を超えているときのpチャネル増幅器の入出力特性、37はpチャネル増幅器の線形範囲にあるときはすなわまった入力信号である。nチャネル増幅器の出力レベルがpチャネル増幅器の線形範囲にあるときはすなわちnチャネル増幅器でリミットされた出力のレベルとその振幅を縦続に接続された次段のpチャネル増幅器のリミット出力レベルの~Vnhに対し、pチャネル増幅器の下限飽和出力レベルVplに対し

Vpl' = Vpl+Gp×ΔVnh' 上限Vph'は Vph' = Vpl'+Gp×Vnh'

Vph' = Vpl' + Gp × Vnh によって決まる値である。

【〇〇12】このように、nチャネル増幅器の出力レベルがpチャネル増幅器の線形範囲にあるような使い方をすることにより、回路全体の入力振幅が小さいものに対しても回路全体の利得を大きくしようとしたときにも上限下限をリミットすることができる利点がある。nチャネル増幅器の出力レベルがpチャネル増幅器の線形範囲を超えているときは継続接続された初段のnチャネル増幅器の出力レベルO~Vnhに対し、pチャネル増幅器のリミット出力レベルは下限Vpl″はトランジスタ特性によって決まるVplで、上限Vph″は

 $Vph'' = Vpl'' + Gp \times (Vnh - \Delta Vnh'')$ によって決まる値である。

【0013】図5は本発明のリミッタ増幅器の別の実施 例を示すもので、第1にpチャネル型増幅器でリミット し、第2にnチャネル型増幅器で出力リミットをする場 合である。図5 (a) は全体構成で、図5 (b) はpチ ャネル増幅器の入出力特性、図5(c)はpチャネル増 **幅器の入出力特性を示している。図中の記号は38はp** チャネル増幅器、39はnチャネル増幅器、40は入力 端子、41は出力端子である。さらに、記号42はpチ ャネル増幅器の入出力特性、43はpチャネル増幅器の 入力信号、44はpチャネル増幅器のリミット出力の下 限値Vpl、45は電源電圧値Vss、46はnチャネル増 幅器の入出力特性、47はnチャネル増幅器の入力信 号、48はnチャネル増幅器のリミット出力の下限値V nl、49はリミット出力の上限値Vnhである。初段のp チャネル増幅器は入力信号ΔVinに対し、そのリミット 出カレベルはトランジスタの閾値と電源電圧で決まるV pl~Vssとなる。これが次段の人力レベルとなり、nチ ヤネル増幅器に入力される。nチャネル増幅器ではpチ ャネル増幅器の逆特性を持つため上限Vnhがそのトラン

 $Vnl = Vnh - Gn \times (Vss - Vpl)$

ジスタ特性により決定される。下限Vnlは

により決まる。ここでGnはnチャネル増幅器の電圧利得である。したがってリミッタ増幅器のリミット出力は上限はpチャネル増幅器のトランジスタ特性とnチャネル増幅器の利得によって決まるVnhとなり、下限がnチャネル増幅器のトランジスタ特性により決まるVnlとなる。以上のとおり、本発明のリミッタ増幅器によれば、リミット出力レベルはトランジスタ特性によってのみ決まり従来構成に比べ製造ばらつきの影響を低減することが容易に実現できる。

[0014]

【発明の効果】以上説明したように本発明によるリミッタ増幅器により、トランジスタのサイズを選択することによりその閾値のみで増幅器のリミット出力振幅を決めることができるため、従来に比べリミット出力の振幅変動を低減でき、これにより各種通信装置の等化増幅部ならびにタイミング抽出部の高精度化に有効である。

【図面の簡単な説明】

【図1】本発明のリミッタ増幅器の1実施例図。

【図2】本発明のリミッタ増幅器の原理を示す図。

【図3】本発明のリミッタ増幅器の他の実施例図。

【図4】本発明のリミッタ増幅器の入出力特性例図。

【図5】本発明のリミッタ増幅器の別の実施例図。

【図6】従来のリミッタ増幅器の例図。

【図7】従来のリミッタ増幅器の入出力特性例図。

【符号の説明】

1…増幅器

2…出力リミット

用抵抗

3 …入力端子

4…出力端子

5…ドレイン側電源端子

6…ソース側電源

8…入

14...

端子

7…従来のリミッタ増幅器の入出力特性 力信号

9…リミッタ増幅器のリミット出力の下限値 10…リ ミット出力の上限値

1 1…入力信号の中心値

12…nチャネル

駆動型CMOS増幅器

13…pチャネル駆動型CMOS増幅器 入力端子

16…nチャネル

15…出力端子

増幅器の入出力特性

17…nチャネル増幅器の入力信号

18…nチャネル増幅器のリミット出力の上限値

19…pチャネル増幅器の入出力特性 20…pチャネル増幅器の入力信号

2 1…pチャネル増幅器のリミット出力の下限値

22…リミット出力の上限値

23…nチャネ

ル増幅器

24…pチャネル増幅器

25, 26…利得設定

用抵抗

27…入力端子

28…リファレ

ンス端子

29…出力端子

30…nチャネル増幅

器のトランスファ特性

3 1…入力倡号

32…pチャネル増幅

器のトランスファ特性

33…pチャネル増幅器の入力信号

34…入力信号が p チャネル増幅器の線形範囲にあるときの p チャネル増幅器の入出力特性

35…pチャネル増幅器の線形範囲内にある入力信号

36…入力信号が p チャネル増幅器の線形範囲を超えて

いるときのpチャネル増幅器の入出力特性

37…pチャネル増幅器の線形範囲を超えた入力信号

38…pチャネル増幅器

39…nチャネ

ル増幅器

40…入力端子

4 1…出力端子

42…pチャネル増幅器の入出力

43…pチャネ

ル増幅器の入力信号

4 4…p チャネル増幅器のリミット出力の下限値

45…電源電圧値

↓6…nチャネ

ル増幅器の入出力特性

47…nチャネル増幅器の入力信号

48…nチャネル増幅器のリミット出力の下限値

49…リミット出力の上限値

【図2】

【図4】


【図5】


②2 本発明のリミック増幅器の原理


②4 本発明のリミック増信器の入出が特性例 ②5


本発明のリミッタ増幅器の別の実施例


Output 18 O-Vnh Gn Inpu



















[図1]




VDD.
mp1 mp2 mn4
input mn1 mn2 out
Vrefn VIno mn5




【図7】


27 従来のリミック増倡器の入出力特性




[図3]

②3 本発明のリミッタ増幅器の他の実施例 (a)







【図6】

図6 従来のリミッタ増幅器の例

